书名：铁电负电容场效应晶体管
ISBN：978-7-115-66135-7
本书由人民邮电出版社发行数字版。版权所有，侵权必究。
您购买的人民邮电出版社电子书仅供您个人使用，未经授权，不得以任何方式复制和传播本书内容。
我们愿意相信读者具有这样的良知和觉悟，与我们共同保护知识产权。
如果购买者有侵权行为，我们可能对该用户实施包括但不限于关闭该帐号等维权措施，并可能追究法律责任。
著 周久人 韩根全 郝 跃
责任编辑 郭 家
人民邮电出版社出版发行 北京市丰台区成寿寺路11号
邮编 100164 电子邮件 315@ptpress.com.cn
网址 http://www.ptpress.com.cn
读者服务热线：(010)81055410
反盗版热线：(010)81055315
本书针对后摩尔时代集成电路产业日益严重的功耗问题，简要介绍芯片功耗、工作电压和场效应晶体管亚阈值特性的关系，并通过解析铁电负电容场效应晶体管陡峭亚阈值特性工作机理，阐明铁电负电容场效应晶体管技术对于突破后摩尔时代功耗瓶颈的关键作用。为明确铁电负电容场效应晶体管领域的发展现状，本书讲述该领域各个方面的代表性研究成果，一方面阐述已经取得的成果，另一方面希望通过剖析亟待解决的关键技术问题，指明未来发展方向。
本书主要内容包括氧化铪基铁电材料，铁电负电容场效应晶体管的概念及其发展历程、基本电学特性、电容匹配原则、负微分电阻（NDR）效应以及频率响应特性等。此外，本书还详细阐述了铁电负电容效应存在性研究及其本质探索的相关内容。
本书是一本理论与实践并重的专业技术图书，可供从事新型低功耗器件研究及铁电负电容场效应晶体管研究的科研工作者和相关专业的高校研究生阅读参考。
主任：郝跃，西安电子科技大学教授，中国科学院院士
委员（以姓氏拼音排序）：
陈建平 上海交通大学
陈景东 西北工业大学
高会军 哈尔滨工业大学
黄庆安 东南大学
纪越峰 北京邮电大学
季向阳 清华大学
吕卫锋 北京航空航天大学
辛建国 北京理工大学
尹建伟 浙江大学
张怀武 电子科技大学
张 兴 北京大学
庄钊文 国防科技大学
秘书长：张春福，西安电子科技大学教授
主任：陈英，中国电子学会副理事长兼秘书长、总部党委书记
张立科，中国工信出版传媒集团有限责任公司副总经理
委员：曹玉红，张春福，王威，荆博，韦毅，贺瑞君，郭家，林舒媛， 邓昱洲，顾慧毅
电子信息科学与技术是现代信息社会的基石，也是科技革命和产业变革的关键，其发展日新月异。近年来，我国电子信息科技和相关产业蓬勃发展，为社会、 经济发展和向智能社会升级提供了强有力的支撑，但同时我国仍迫切需要进一步完善电子信息科技自主创新体系，切实提升原始创新能力，努力实现更多“从 0 到 1”的原创性、基础性研究突破。《中华人民共和国国民经济和社会发展第十四 个五年规划和 2035 年远景目标纲要》明确提出，要发展壮大新一代信息技术等战 略性新兴产业。面向未来，我们亟待在电子信息前沿领域重点发展方向上进行系 统化建设，持续推出一批能代表学科前沿与发展趋势，展现关键技术突破的有创 见、有影响的高水平学术专著，以推动相关领域的学术交流，促进学科发展，助 力科技人才快速成长，建设战略科技领先人才后备军队伍。
为贯彻落实国家“科技强国”“人才强国”战略，进一步推动电子信息领域基 础研究及技术的进步与创新，引导一线科研工作者树立学术理想、投身国家科技 攻关、深入学术研究，人民邮电出版社联合中国电子学会、国务院学位委员会电 子科学与技术学科评议组启动了“电子信息前沿青年学者出版工程”，科学评审、 选拔优秀青年学者，建设“电子信息前沿专著系列”，计划分批出版约 50 册具有 前沿性、开创性、突破性、引领性的原创学术专著，在电子信息领域持续总结、 积累创新成果。“电子信息前沿青年学者出版工程”通过设立学术委员会和编辑出 版委员会，以严谨的作者评审选拔机制和对作者学术写作的辅导、支持，实现对 领域前沿的深刻把握和对未来发展的精准判断，从而保障系列图书的战略高度和 前沿性。
“电子信息前沿专著系列”内容面向电子信息领域战略性、基础性、先导性的 理论及应用。首期出版的 10 册学术专著，涵盖半导体器件、智能计算与数据分析、 通信和信号及频谱技术等主题，包含清华大学、西安电子科技大学、哈尔滨工业 大学（深圳）、东南大学、北京理工大学、电子科技大学、吉林大学、南京邮电大学等高等学校国家重点实验室的原创研究成果。
第二期出版的 9 册学术专著，内容覆盖半导体器件、雷达及电磁超表面、无 线通信及天线、数据中心光网络、数据存储等重要领域，汇聚了来自清华大学、 西安电子科技大学、国防科技大学、空军工程大学、哈尔滨工业大学（深圳）、北 京理工大学、北京邮电大学、北京交通大学等高等学校国家重点实验室或军队重 点实验室的原创研究成果。
本系列图书的出版不仅体现了传播学术思想、积淀研究成果、指导实践应用 等方面的价值，而且对电子信息领域的广大科研工作者具有示范性作用，可为其 开展科研工作提供切实可行的参考。
希望本系列图书具有可持续发展的生命力，成为电子信息领域具有举足轻 重影响力和开创性的典范，对我国电子信息产业的发展起到积极的促进作用， 对加快重要原创成果的传播、助力科研团队建设及人才的培养、推动学科和行 业的创新发展都有所助益。同时，我们也希望本系列图书的出版能激发更多科 技人才、产业精英投身到我国电子信息产业中，共同推动我国电子信息产业高 速、高质量发展。
2024 年 8 月 22 日
集成电路是20世纪最伟大的发明之一。自1965年英特尔创始人之一戈登·摩尔提出摩尔定律以来，集成电路一直遵循摩尔定律持续发展，尽管目前的晶体管尺寸缩减已逼近物理极限，但世界各国的研究者还在通过将新原理、新结构器件与新材料、新工艺技术、新设计方法相结合，为集成电路的蓬勃发展提供更多的可能。集成电路的集成规模呈指数级增长，持续驱动着移动通信、云计算、物联网、无人驾驶、大数据和人工智能等相关应用的技术革新，从而全面推动人类社会的信息化和智能化进程。
面对呈“井喷式”增长的信息处理需求和指数级迭代的晶体管密度，降低芯片功耗已成为当前集成电路产业发展面临的关键技术瓶颈。理论研究表明，芯片功耗包括动态功耗和静态功耗，二者均与晶体管工作电压呈正相关。然而，受制于无法同比例缩减的亚阈值摆幅，目前晶体管工作电压仍停滞于0.7 V附近。因此，通过突破晶体管亚阈值摆幅极限以实现工作电压的缩减，已成为集成电路产业发展的必然趋势。
针对集成电路产业的低功耗应用需求，美国加利福尼亚大学伯克利分校的 Salahuddin教授于2008年基于铁电材料自发极化特性所产生的负电容效应提出了具有陡峭亚阈值特性的铁电负电容场效应晶体管（本书正文一般称作负电容场效应晶体管）。此类晶体管通过将传统场效应晶体管的绝缘栅介质替换为具有负电容效应的铁电材料，实现了栅极电压放大效应以及亚阈值特性、驱动电流和工作电压等多项关键技术参数的改善。本书针对后摩尔时代集成电路产业的低功耗应用需求，详细阐述铁电负电容场效应晶体管的概念、工作机理以及相关电学特性的设计原则和优化方法，旨在阐明铁电负电容场效应晶体管各个方面的发展现状，并明确亟待解决的关键技术问题和发展方向。
本书第1章概述集成电路产业对低功耗应用的迫切需求，进而明确铁电负电容场效应晶体管发展的必要性。随后第2章和第3章分别论述氧化铪基铁电材料和铁电负电容场效应晶体管的概念及其发展历程。基于以上理论与技术，第4章至第7章深入探讨铁电负电容场效应晶体管的基本电学特性、电容匹配原则、NDR效应和频率响应特性等关键技术问题。此外，本书第8章还讨论了负电容效应存在性和本质等本源问题。
为方便读者阅读本书，特此对本书常用物理量的符号和含义进行说明：P为极化强度；E为电场强度；εr为相对介电常数；V为电压；VG为栅极电压；VDS为漏极电压；IG为栅极电流；IDS为沟道电流；ΨS为沟道表面电势；Gm为跨导；Vint为中间浮栅电压。
本书内容源自郝跃院士团队多年研究积累的成果，所阐述的原理与技术较好地结合了理论和工程实践，非常适合具有一定专业基础的高校研究生及相关领域的科研工作者阅读。在此，非常感谢郝跃院士和韩根全教授的指导，同时感谢参与本书内容整理及校对工作的刘宁博士及师弟师妹。另外，本书得到了国家自然科学基金项目（编号：92264101、61534004、91964202、61874081、61851406、62004149、62004145和91964202）、国家重点研发计划项目“超陡摆幅极低功耗新原理器件及电路”（编号：2018YFB2202800）、科技创新2030 —“新一代人工智能”重大项目“新型高能效铁电纳米存算器件及阵列”（编号：2022ZD0119002）的支持。最后，由衷地感谢家人对本人工作的支持与理解。由于本人水平有限，书中难免存在不足之处，恳请广大读者批评指正。
周久人
本章基于后摩尔时代集成电路产业发展面临的功耗瓶颈，阐明新型低功耗场效应晶体管发展的必要性，具体内容包括：
（1）后摩尔时代集成电路功耗挑战及低功耗应用需求；
（2）对比解析各类新型低功耗器件结构。
本章首先阐明功耗瓶颈对于集成电路产业发展的制约，从而阐明新型低功耗器件结构发展的必要性。随后，通过剖析各类新型低功耗器件的工作机理、特性及其工艺制备需求，阐明铁电负电容场效应晶体管（本书大部分语境下简称负电容场效应晶体管）所具备的陡峭亚阈值特性、低驱动电压、高驱动能力以及良好的互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）工艺兼容性等众多优势，从而明确负电容场效应晶体管是该领域最具潜力的新型低功耗器件结构之一。
自场效应晶体管发明以来，集成电路产业发展遵循摩尔定律，从不足100个晶体管的小型集成电路发展成为具有超过100亿个晶体管的极大规模集成电路[1-2]。图1.1所示为集成电路单个芯片上晶体管的数目发展趋势。1971年，Intel（英特尔）公司基于10 µm工艺推出了世界首款微处理芯片——Intel 4004，其单个芯片上晶体管的数目仅有2000多；2021年，IBM公司基于多纳米片沟道技术首次推出了2 nm技术芯片，其单个芯片上晶体管的数目已高达500亿。
所谓摩尔定律，即通过缩减集成电路特征尺寸使芯片单位面积上晶体管的数目每18～24个月翻一倍的发展规律。随之而来的是芯片响应速度、运算性能的提升以及成本的下降，这不仅催生了高性能、低成本商用级集成电路的社会化普及，还全面革新了人类社会的生产、生活方式，并持续驱动着人类社会的信息化和智能化进程，如图1.2所示。
图1.1 集成电路单个芯片上晶体管的数目发展趋势
图1.2 集成电路在现代人类社会中的应用示例
集成电路的不断发展对我们生活的方方面面产生了巨大的影响。
（1） 2020年11月20日，亚太经合组织第二十七次领导人非正式会议在云端以视频的方式进行。
（2）新能源汽车以电机替代传统燃油车的发动机，并增加了动力电池。动力电池作为整车的核心部件之一，其充放电情况、温度状态、单体电池间的均衡均需要控制，因此必须额外配备一个电池管理系统（Battery Management System，BMS），在每个BMS的主控制器中需要增加一个微控制单元芯片，该芯片起到处理模拟前端采集的信息并计算荷电状态的作用。
（3）随着全球老年人口数量的增加，人们对及早诊断疾病的需求不断攀升。实时更新患者数据可惠及几乎所有人群，因此医疗器械设计的创新成为必然趋势。专业医务人员可使用利用人工智能和虚拟现实技术的器械进行诊断工作及外科医生培训。现在的医疗器械能实现更小尺寸并支持多种新功能，这些创新都得益于集成电路的不断发展。
（4）以MP3格式来录放声音的电子信息产品使得唱片、磁带式录音机退出了历史舞台。
（5）数字摄影、摄像颠覆了胶卷产业，市场上已很少见到胶卷踪影。
（6）微信、短信、电子邮件替代了手写书信，贴着邮票的信封和里面的信件变成了历史；路旁的绿色邮筒和骑自行车穿梭于大街小巷的邮递员成了回忆。
（7）借助互联网和电子设备的阅读方式导致传统纸媒发行率大幅下降。
截至本书成稿之日，晶体管尺寸缩减的方式主要包括等比缩减和等效缩减两种，其中等比缩减发展趋势如图1.3所示[3]。集成电路发展初期，尺寸缩减的原则为等比缩减，即等比例缩减栅极宽度、沟道宽度以及驱动电压等器件的尺寸和电学参数，同时保证晶体管性能和尺寸在一定范围变化，从而实现集成电路中晶体管密度的提升。直到21世纪初，等比缩减一直是集成电路发展的主流方向。
然而，随着传统绝缘栅介质二氧化硅（SiO2）已减薄至物理极限，传统的等比缩减已不足以为集成电路产业提供使晶体管数目实现指数级增长的动力。此时，等效缩减应运而生。所谓等效缩减，即通过新兴技术缩减栅极等效氧化层厚度和有效沟道宽度等参数。这不仅实现了晶体管整体尺寸的缩减和集成电路中晶体管密度的增长，还保证了晶体管性能的提升。目前，等效缩减技术主要用到了高介电常数绝缘介质、源漏应变工程、高迁移率沟道材料、三维鳍式场效应晶体管等[4]。根据2017年国际器件和系统路线图（International Roadmap for Devices and Systems，IRDS）预测，以上技术的发展势头将于2025年前后被消耗殆尽[5]。因此，如何在后摩尔时代继续驱动集成电路产业沿着摩尔定律向前发展，成为整个行业面临的新挑战。
截至本书成稿之日，制约晶体管尺寸缩减的最主要因素是性能与功耗之间的矛盾。集成电路芯片的功耗主要由静态功耗和动态功耗两部分组成。所谓静态功耗，即晶体管无翻转时，电源端和接地端之间的非理想通路所引起的功耗；动态功耗则是指晶体管翻转过程中负载电容充放电所引起的能量消耗[3, 6]。
图1.4所示为最小电路单元——反相器的静态功耗和动态功耗示意。反相器由一对串联于VDD（驱动电压）和GND（Ground，本书指接地端）之间的N、P型晶体管组成。根据外界输入，N、P型晶体管将分别处于开启和关闭的状态。换言之，理想情况下并不存在N、P型晶体管同时导通的情况，即不存在VDD到GND的直接通路以及功耗问题。然而，事实并非如此。首先，反相器衬底泄漏电流如图1.4（a）所示，N、P型晶体管中PN结的反向泄漏电流导致了VDD和GND之间形成直接通路[6]。其次，栅极逻辑混乱和晶体管亚阈区漏电也可产生流经沟道的泄漏电流，从而形成VDD到GND的直接通路，晶体管沟道泄漏电流如图1.4（b）所示。因此，集成电路的静态功耗和动态功耗可以粗略表示为：
图1.3 等比缩减发展趋势
（1-1）
（1-2）
其中，Pstatic和Pdynamic分别为静态功耗和动态功耗，Ileakage为泄漏电流，Cload为负载电容，f0→1为反相器从0到1的翻转频率，具体翻转如图1.4（c）和图1.4（d）所示。显然，无论是静态功耗还是动态功耗，都与驱动电压呈正相关关系。因此，减小集成电路功耗最主要的办法是——减小驱动电压[7-9]。
图1.4 反相器静态功耗和动态功耗示意[10]
截至本书成稿之日，集成电路产业已经步入亚10 nm工艺技术节点，CMOS驱动电压已经下降至0.7 V。根据2017年IRDS预测，通过引入高迁移率沟道材料、三维鳍式场效应晶体管、横向环栅结构和垂直环栅结构等仅有望将驱动电压降至0.55 V，并不足以满足集成电路产业的功耗缩减需求[11]。主要限制因素为室温条件下无法等比缩减的亚阈值摆幅（Subthreshold Swing，SS）[12]。此外，驱动电压的等比缩减将会导致晶体管开关电流比减小，从而引起电路逻辑混乱。因此，探索具有陡峭亚阈值特性的新型低功耗器件结构成为集成电路产业下一阶段发展的必然需求。
IRDS新兴研究设备技术工作组认为可通过以下5种方式实现陡峭SS新型低功耗器件结构，包括利用向量状态取代电荷状态实现载流子状态密度提升，利用非平衡系统热稳定性提升载流子注入效率，创新无电荷数据传输机制，基于纳米声子热管理工程获取控制增益，基于新型结构的定向自组装工程[13]。随后，工业界和学术界针对上述机理及结构进行了系统研究。
截至本书成稿之日，新型低功耗场效应晶体管主要从两个方面实现突破：通过改变晶体管输运机制提升载流子注入效率，通过放大效应倍增栅极信号控制能力。代表性晶体管有：隧穿场效应晶体管（Tunneling Field Effect Transistor，TFET）[9]、自旋场效应晶体管（Spin Field Effect Transistor，SFET）[14]、狄拉克源场效应晶体管（Dirac-Source Field Effect Transistor，DSFET）[15]、金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）、负电容隧穿场效应晶体管（Negative Capacitance Tunneling Field Effect Transistor，NCTFET）[15]、负电容场效应晶体管（Negative Capacitance Field Effect Transistor，NCFET）[16]等。晶体管发展路线及未来趋势如图1.5所示。
顾名思义，TFET，即载流子输运机制为能带间隧穿的场效应晶体管，其开启和关闭主要是通过栅极电压调控源极和沟道组成的齐纳二极管的能带结构及载流子隧穿过程来实现。因此，TFET具有突破玻尔兹曼统计分布，实现陡峭SS的能力[17]。MOSFET和TFET的开启、关闭状态的能带结构示意见图1.6。
然而，受制于半导体材料硅的较大禁带宽度及间接带隙半导体结构，兼容现代集成电路工艺的硅基TFET尚未实现，因为其极低的齐纳二极管隧穿概率和较小的开态电流并不满足逻辑应用的需求[18-20]。
图1.5 晶体管发展路线及未来趋势
图1.6 MOSFET和TFET开启、关闭状态的能带结构示意
注：P+为P型重掺杂；P−为P型轻掺杂；N+为N型重掺杂；N−为N型轻掺杂；
I为本征半导体；BTBT为Band-to-Band Tunneling，带带隧穿。
SFET，即通过自旋轨道相互作用调控沟道电子自旋方向、沟道电流大小和晶体管开关状态的场效应晶体管[21-22]。相比MOSFET，其最大的不同在于两点。第一，晶体管的开启与关闭由栅极控制的沟道电子自旋方向而非势垒高度决定。基于自旋轨道相互作用，载流子从源极到漏极的输运过程中，其自旋方向受栅极电压调制。如图1.7（a）所示，∆θ、m*和
分别是自旋角度变化量、电子有效质量和约化普朗克常量，α是受栅极电压控制的自旋轨道作用强度，L是沟道长度。第二，源极、漏极具有铁磁性，在提供载流子的同时，还可以通过选择性散射筛选具有相同自旋方向的电子，自旋转移效应示意见图1.7（b）。因此，当沟道电子自旋方向与漏极铁磁性电极的自旋方向一致时，大量电子被漏极铁磁性电极收集，此时晶体管表现为开（On）态，见图1.7（c）；而当沟道电子自旋方向与漏极铁磁性电极的自旋方向不同甚至相反时，几乎没有电子被漏极铁磁性电极收集，此时晶体管表现为关（Off）态，见图1.7（c）。
尽管SFET具有实现陡峭SS的能力[23]，但受制于沟道与铁磁性电极之间较大的接触电阻、较弱的自旋角度调控能力，适用于现代集成电路的SFET技术尚待进一步探索[24-26]。
图1.7 SFET工作机理[23]
DSFET，即将传统源极替换为态密度（Density of States，DoS）与能量（Energy，E）呈负相关关系的狄拉克源的场效应晶体管[15]。与MOSFET中态密度与能量呈正相关关系的源极材料相比，DSFET通过引入狄拉克源，使得沟道载流子浓度可以突破玻尔兹曼限制，从而具备实现陡峭SS的能力，如图1.8所示。
然而，截至本书成稿之日，实现狄拉克源的主要材料为石墨烯，其与现代集成电路工艺的生产、转移方式并不兼容，使得DSFET也不适用于硅基集成电路[15]。
图1.8 MOSFET和DSFET源极工作机理[15]
注：n（E）为电子浓度；ϕB为势垒高度；EF为费米能级；Etop为能带顶能级；
Ec为导带能级；ED为狄拉克能级；Eg为禁带宽度。
综上所述，TFET、SFET和DSFET等新型低功耗场效应晶体管通过优化载流子输运机制、收集和供应的方式，均具备实现陡峭SS的能力。但受制于工艺兼容性问题，这些晶体管均无法满足现代集成电路的需要。因此，工业界迫切需要一种与现行硅基CMOS工艺兼容的新型低功耗场效应晶体管。
铁电负电容场效应晶体管，即将传统绝缘栅介质替换为具有“负电容效应”的铁电薄膜材料，在不改变传统场效应晶体管沟道输运机制的前提下，通过放大的栅极电压控制能力实现陡峭SS的新型低功耗场效应晶体管[23]。图1.9所示为NCFET的结构示意及其电容等效模型[27-29]。
NCFET概念[30]的核心在于利用非中心对称铁电单元产生的自发极化特性，构建异于传统电容的电荷-能量关系，从而实现具有较小能量需求的器件开关行为。相比于传统MOSFET，NCFET技术仅替换了绝缘栅介质材料，不仅保持了良好的硅基CMOS工艺兼容性，还保持了载流子输运机制，可直接应用于现代集成电路产业。因此，NCFET被公认最具潜力的“新型低功耗场效应晶体管”之一[31]。
图1.9 NCFET结构示意及其电容等效模型[27-29]
注：I为电流；tins为绝缘层厚度；Cins为绝缘层电容；CS为半导体电容；
为业界常用极性电容器符号。
综上所述，为满足人类社会信息化和智能化进程中日益增长的信息处理需求，工业界和学术界遵循摩尔定律，全力追逐着运行速度更快、能耗更低、成本更低的集成电路芯片。然而，受制于无法同比例缩减的SS，晶体管尺寸缩减已逐步逼近极限，发展具备陡峭亚阈值特性的新型低功耗场效应晶体管已成为整个行业的迫切需求。NCFET利用铁电负电容效应及栅极电压放大效应，兼具硅基CMOS工艺兼容性和陡峭亚阈值特性，被视为最具潜力的新型低功耗场效应晶体管之一。
本章基于后摩尔时代的发展桎梏，明确了新型低功耗场效应晶体管发展的必要性。随后，通过对比分析各类新型低功耗场效应晶体管的工作机理和制备工艺，阐明NCFET因具备良好的硅基CMOS工艺兼容性和陡峭亚阈值特性而有极其光明的应用前景。
[1] MOORE G E. Progress in digital integrated electronics[C]//IEEE Electron Devices Meeting (IEDM). Piscataway, USA: IEEE, 1975, 21:11-13.
[2] MOORE G E. Cramming more components onto integrated circuits[J]. Proceedings of the IEEE, 1998, 86(1): 82-85.
[3] HU C. Modern semiconductor devices for integrated circuits[M]. New York: Pearson, 2009.
[4] SALAHUDDIN S, NI K, DATTA S. Author correction: the era of hyper-scaling in electronics[J]. Nature Electronics, 2018, 1(9): 519.
[5] International Roadmap Committee. International roadmap for devices and systems(2017 Edition) [EB/OL]. (2017-05-24)[2023-01-17].
[6] Texas Instruments. CMOS power consumption and CPD calculation[EB/OL]. (1997-06-01)[2023-01-17].
[7] WALDROP M. The chips are down for Moore’s law[J]. Nature, 2016, 530(7589): 144-147.
[8] SKOTNICKI T, HUTCHBY J A, KING T, et al. The end of CMOS scaling: toward the introduction of new materials and structual changes to improve MOSFET performance[J]. IEEE Circuits Devices, 2005, 21(1) : 16-26.
[9] SEABAUGH A, ZHANG Q. Low-voltage tunnel transistors for beyond CMOS logic[J]. Proceedings of the IEEE, 2010, 98(12): 2095-2110.
[10] ROSLI K, DAUD R, MAMUN M, et al. A comparative study on SOI MOSFETs for low power applications[J]. Research Journal of Applied Sciences, Engineering and Technology, 2013, 5(8): 2586-2591.
[11] International Roadmap Committee. International roadmap for devices and systems(2022 Edition)[EB/OL]. (2022-08-25)[2023-01-17].
[12] MASUHARA T. Challenge of low voltage and low power IC toward sustainable future[C]// IEEE Asian Solid-State Circuits Conference 2011. Piscataway, USA: IEEE, 2011.
[13] International Roadmap Committee. International roadmap for devices and systems[EB/OL]. (2021-10-05)[2024-05-15].
[14] BERNSTEIN K, CAVIN R, POROD W, et al. Device and architecture outlook for beyond CMOS switches[J]. Proceedings of the IEEE, 2010, 98(12): 2169-2184.
[15] QIU C, LIU F, XU L, et al. Dirac-source field-effect transistors as energy-efficient, high-performance electronic switches[J]. Science, 2018, 361(6400): 387-392 .
[16] IONESCU, Adrian M. Negative capacitance gives a positive boost[J]. Nature Nanotechnology, 2018(13): 7-8.
[17] APPENZELLER J, LIN Y M, KNOCH J, et al. Comparing carbon nanotube transistors - the ideal choice: a novel tunneling device design[J]. IEEE Transactions on Electron Devices, 2005, 52(12): 2568-2576.
[18] JOSSY A M, VIGNESWARAN T. A perspective review of tunnel field effect transistor with steeper switching behavior and low off current (IOFF) for ultra low power applications[J]. International Journal of Engineering and Technology, 2014, 6(5): 2092-2104.
[19] WANG P F, HILSENBECK K, NIRSCHL T, et al. Complementary tunneling transistor for low power application[J]. Solid-State Electronics, 2004, 48(12): 2281-2286.
[20] BHUWALKA K, BORN M, SCHINDLER M, et al. P-channel tunnel field-effect transistors down to sub-50 nm channel lengths[J]. Japanese Journal of Applied Physics, 2006, 45(4B): 3106-3109.
[21] APPELBAUM I, HUANG B, MONSMA D J. Electronic measurement and control of spin transport in silicon[J]. Nature, 2007, 447(7142): 295-298.
[22] SUGAHARA S, NITTA J, et al. Spin-transistor electronics: an overview and outlook[J]. Proceedings of the IEEE, 2010, 98(12): 2124-2154.
[23] SASAKI T, ANDO Y, KAMENO M, et al. Spin transport in nondegenerate Si with a spin MOSFET structure at room temperature[J]. Physical Review Applied, 2014, 2(3): 034005.
[24] MODARRESI H. The spin field-effect transistor: can it be realized? [J]. Universitas Groningen, 2009.
[25] SUZUKI T, SASAKI T, OIKAWA T, et al. Room-temperature electron spin transport in a highly doped Si channel[J]. Applied Physics Express, 2011, 4(2): 023003.
[26] SHIKOH E, ANDO K, KUBO K, et al. Spin-pump-induced spin transport in p-type Si at room temperature[J]. Physical Review Letters, 2013, 110(12): 127201.
[27] SALAHUDDIN S, DATTA S. Use of negative capacitance to provide voltage amplification for low power nanoscale devices[J]. Nano Letters, 2008, 8 (2): 405-410.
[28] KHAN A, YEUNG C, HU C, et al. Ferroelectric negative capacitance MOSFET: capacitance tuning & antiferroelectric operation[C]//2011 International Electron Devices Meeting(IEDM). Piscataway, USA: IEEE, 2011.
[29] YEUNG C, KHAN A, SALAHUDDIN S, et al. Device design considerations for ultra-thin body non-hysteretic negative capacitance FETs[C]//2013 Third Berkeley Symposium on Energy Efficient Electronic Systems (E3S). Piscataway, USA: IEEE, 2013.
[30] SALAHUDDIN S, DATTA S. Use of negative capacitance to provide voltage amplification for low power nanoscale devices[J]. Nano Letters, 2008, 8(2):405.
[31] GALATSIS K, KHITUN A, OSTROUMOV R, et al. Alternate state variables for emerging nanoelectronic devices[J]. IEEE Transactions on Nanotechnology, 2009, 8(1): 66–75.
